Commit 514a0a8cb335cd190c3f9ef3fbdfcd14460f5d4b
1 parent
f56917e000
Exists in
master
documentation update
Showing 3 changed files with 18 additions and 1 deletions Inline Diff
analyse.tex
\documentclass[a4paper]{article} | 1 | 1 | \documentclass[a4paper]{article} | |
\usepackage{color,graphicx,fullpage} | 2 | 2 | \usepackage{color,graphicx,fullpage} | |
\begin{document} | 3 | 3 | \begin{document} | |
4 | ||||
5 | \section{Traitement des signaux \'echang\'es} | |||
6 | ||||
\noindent | 4 | 7 | \noindent | |
\begin{minipage}[t]{\linewidth} | 5 | 8 | \begin{minipage}[t]{\linewidth} | |
\begin{minipage}{.37\linewidth} | 6 | 9 | \begin{minipage}{.37\linewidth} | |
\input{analyse.pspdftex} | 7 | 10 | \input{analyse.pspdftex} | |
\end{minipage} | 8 | 11 | \end{minipage} | |
\begin{minipage}{.63\linewidth} | 9 | 12 | \begin{minipage}{.63\linewidth} | |
En rouge les grandeurs mesur\'ees, en bleu les grandeurs inconnues~: | 10 | 13 | En rouge les grandeurs mesur\'ees, en bleu les grandeurs inconnues~: | |
\begin{itemize} | 11 | 14 | \begin{itemize} | |
\item $T_{1,2}$ sont les dates des messages \'emis et re\c cus par endpoint par rapport \`a son 1-PPS~: $T_2-T_1$ | 12 | 15 | \item $T_{1,2}$ sont les dates des messages \'emis et re\c cus par endpoint par rapport \`a son 1-PPS~: $T_2-T_1$ | |
est ind\'ependant de la position du 1-PPS | 13 | 16 | est ind\'ependant de la position du 1-PPS | |
\item $T_{3,4}$ sont les dates des messages re\c cus et \'emis par gateway par rapport \`a son 1-PPS~: $T_4-T_3$ | 14 | 17 | \item $T_{3,4}$ sont les dates des messages re\c cus et \'emis par gateway par rapport \`a son 1-PPS~: $T_4-T_3$ | |
est ind\'ependant de la position du 1-PPS | 15 | 18 | est ind\'ependant de la position du 1-PPS | |
\item $t$ est l'\'ecart entre les 1-PPS de endpoint et gateway | 16 | 19 | \item $t$ est l'\'ecart entre les 1-PPS de endpoint et gateway | |
\item on a $T_2-T_1=T_4-T_3+2\delta t\Leftrightarrow \delta t=\frac{1}{2}(T_4-T_3-(T_2-T_1))$ avec les | 17 | 20 | \item on a $T_2-T_1=T_4-T_3+2\delta t\Leftrightarrow \delta t=\frac{1}{2}(T_4-T_3-(T_2-T_1))$ avec les | |
$T_{i,\forall i}$ connus donc on d\'eduit $\delta t$ | 18 | 21 | $T_{i,\forall i}$ connus donc on d\'eduit $\delta t$ | |
\item on a $t+t_2=t_1+\delta t$ et on cherche \`a annuler $t$ donc on corrige $t_1$ tel que | 19 | 22 | \item on a $t+t_2=t_1+\delta t$ et on cherche \`a annuler $t$ donc on corrige $t_1$ tel que | |
$t_1+\delta t-t_2=T_1+\delta t-T_3$ s'annule | 20 | 23 | $t_1+\delta t-t_2=T_1+\delta t-T_3$ s'annule | |
\end{itemize} | 21 | 24 | \end{itemize} | |
\end{minipage} | 22 | 25 | \end{minipage} | |
\end{minipage}\\ | 23 | 26 | \end{minipage}\\ | |
24 | 27 | |||
LoRa a une port\'ee de 15~km ou 50~$\mu$s de temps de vol. Avec 125~kHz de bande passante on peut esp\'erer | 25 | 28 | LoRa a une port\'ee de 15~km ou 50~$\mu$s de temps de vol. Avec 125~kHz de bande passante on peut esp\'erer | |
avoir le temps de vol \`a la microseconde en sur-\'echantillonnant le pic de corr\'elation donc compenser | 26 | 29 | avoir le temps de vol \`a la microseconde en sur-\'echantillonnant le pic de corr\'elation donc compenser | |
le temps de vol au-del\`a de 300~m de distance. | 27 | 30 | le temps de vol au-del\`a de 300~m de distance. | |
31 | ||||
32 | \section{Architecture du syst\`eme} | |||
33 | ||||
34 | \begin{center} | |||
35 | \includegraphics[width=.8\linewidth]{architecture} | |||
36 | \end{center} | |||
37 | ||||
38 | Il reste \`a | |||
39 | \begin{enumerate} | |||
40 | \item g\'en\'erer le signal qui cadencera le Si5351 \`a partir du 10~MHz de r\'ef\'erence | |||
41 | \item remplacer le compteur d'Enrico par un g\'en\'erateur de 1-PPS | |||
42 | \item asservir la PLL du Si5351 d'EP apr\`es mesure de l'\'ecart entre 1-PPS GW et 1-PPS | |||
43 | EP lors de l'\'echange LoRa | |||
44 | \end{enumerate} |
architecture.fig
#FIG 3.2 Produced by xfig version 3.2.8 | 1 | 1 | #FIG 3.2 Produced by xfig version 3.2.8 | |
Landscape | 2 | 2 | Landscape | |
Center | 3 | 3 | Center | |
Metric | 4 | 4 | Metric | |
A4 | 5 | 5 | A4 | |
100.00 | 6 | 6 | 100.00 | |
Single | 7 | 7 | Single | |
-2 | 8 | 8 | -2 | |
1200 2 | 9 | 9 | 1200 2 | |
6 13635 6480 14760 7380 | 10 | 10 | 6 13635 6480 14760 7380 | |
6 13995 6975 14175 7155 | 11 | 11 | 6 13995 6975 14175 7155 | |
5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 14094.639 7065.000 14041 7088 14153 7065 14041 7042 | 12 | 12 | 5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 14094.639 7065.000 14041 7088 14153 7065 14041 7042 | |
0 0 1.00 30.00 22.50 | 13 | 13 | 0 0 1.00 30.00 22.50 | |
1 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 14085 7065 90 90 14085 7065 14085 7155 | 14 | 14 | 1 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 14085 7065 90 90 14085 7065 14085 7155 | |
-6 | 15 | 15 | -6 | |
6 13995 6705 14175 6885 | 16 | 16 | 6 13995 6705 14175 6885 | |
5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 14094.639 6795.000 14041 6818 14153 6795 14041 6772 | 17 | 17 | 5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 14094.639 6795.000 14041 6818 14153 6795 14041 6772 | |
0 0 1.00 30.00 22.50 | 18 | 18 | 0 0 1.00 30.00 22.50 | |
1 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 14085 6795 90 90 14085 6795 14085 6885 | 19 | 19 | 1 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 14085 6795 90 90 14085 6795 14085 6885 | |
-6 | 20 | 20 | -6 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 | 21 | 21 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 | |
14625 7200 14625 6480 | 22 | 22 | 14625 7200 14625 6480 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | 23 | 23 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | |
0 0 1.00 60.00 120.00 | 24 | 24 | 0 0 1.00 60.00 120.00 | |
14535 7200 14535 7065 14175 7065 | 25 | 25 | 14535 7200 14535 7065 14175 7065 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 4 | 26 | 26 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 4 | |
14535 6480 14625 6615 14715 6480 14535 6480 | 27 | 27 | 14535 6480 14625 6615 14715 6480 14535 6480 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3 | 28 | 28 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3 | |
13995 7065 13725 7065 13635 6930 | 29 | 29 | 13995 7065 13725 7065 13635 6930 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | 30 | 30 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | |
0 0 1.00 60.00 120.00 | 31 | 31 | 0 0 1.00 60.00 120.00 | |
14535 6660 14535 6795 14175 6795 | 32 | 32 | 14535 6660 14535 6795 14175 6795 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3 | 33 | 33 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3 | |
13995 6795 13725 6795 13635 6930 | 34 | 34 | 13995 6795 13725 6795 13635 6930 | |
4 0 0 50 -1 0 12 0.0000 4 135 450 14310 7380 LoRa\001 | 35 | 35 | 4 0 0 50 -1 0 12 0.0000 4 135 450 14310 7380 LoRa\001 | |
-6 | 36 | 36 | -6 | |
6 13635 5040 14760 5940 | 37 | 37 | 6 13635 5040 14760 5940 | |
6 13995 5535 14175 5715 | 38 | 38 | 6 13995 5535 14175 5715 | |
5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 14094.639 5625.000 14041 5648 14153 5625 14041 5602 | 39 | 39 | 5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 14094.639 5625.000 14041 5648 14153 5625 14041 5602 | |
0 0 1.00 30.00 22.50 | 40 | 40 | 0 0 1.00 30.00 22.50 | |
1 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 14085 5625 90 90 14085 5625 14085 5715 | 41 | 41 | 1 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 14085 5625 90 90 14085 5625 14085 5715 | |
-6 | 42 | 42 | -6 | |
6 13995 5265 14175 5445 | 43 | 43 | 6 13995 5265 14175 5445 | |
5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 14094.639 5355.000 14041 5378 14153 5355 14041 5332 | 44 | 44 | 5 1 0 1 0 7 50 -1 -1 0.000 0 1 1 0 14094.639 5355.000 14041 5378 14153 5355 14041 5332 | |
0 0 1.00 30.00 22.50 | 45 | 45 | 0 0 1.00 30.00 22.50 | |
1 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 14085 5355 90 90 14085 5355 14085 5445 | 46 | 46 | 1 3 0 1 0 7 50 -1 -1 0.000 1 0.0000 14085 5355 90 90 14085 5355 14085 5445 | |
-6 | 47 | 47 | -6 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 | 48 | 48 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 2 | |
14625 5760 14625 5040 | 49 | 49 | 14625 5760 14625 5040 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | 50 | 50 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | |
0 0 1.00 60.00 120.00 | 51 | 51 | 0 0 1.00 60.00 120.00 | |
14535 5760 14535 5625 14175 5625 | 52 | 52 | 14535 5760 14535 5625 14175 5625 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 4 | 53 | 53 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 4 | |
14535 5040 14625 5175 14715 5040 14535 5040 | 54 | 54 | 14535 5040 14625 5175 14715 5040 14535 5040 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3 | 55 | 55 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3 | |
13995 5625 13725 5625 13635 5490 | 56 | 56 | 13995 5625 13725 5625 13635 5490 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | 57 | 57 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | |
0 0 1.00 60.00 120.00 | 58 | 58 | 0 0 1.00 60.00 120.00 | |
14535 5220 14535 5355 14175 5355 | 59 | 59 | 14535 5220 14535 5355 14175 5355 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3 | 60 | 60 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 3 | |
13995 5355 13725 5355 13635 5490 | 61 | 61 | 13995 5355 13725 5355 13635 5490 | |
4 0 0 50 -1 0 12 0.0000 4 135 450 14310 5940 LoRa\001 | 62 | 62 | 4 0 0 50 -1 0 12 0.0000 4 135 450 14310 5940 LoRa\001 | |
-6 | 63 | 63 | -6 | |
6 10396 5328 10666 5522 | 64 | 64 | 6 10396 5328 10666 5522 | |
6 10396 5432 10666 5522 | 65 | 65 | 6 10396 5432 10666 5522 | |
4 0 0 50 -1 0 8 0.0000 4 90 270 10396 5522 out0\001 | 66 | 66 | 4 0 0 50 -1 0 8 0.0000 4 90 270 10396 5522 out0\001 | |
-6 | 67 | 67 | -6 | |
4 0 0 50 -1 0 8 0.0000 4 90 270 10396 5418 out1\001 | 68 | 68 | 4 0 0 50 -1 0 8 0.0000 4 90 270 10396 5418 out1\001 | |
-6 | 69 | 69 | -6 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 70 | 70 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 71 | 71 | 0 0 1.00 60.00 120.00 | |
9540 6885 9810 6885 | 72 | 72 | 9540 6885 9810 6885 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 73 | 73 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 74 | 74 | 0 0 1.00 60.00 120.00 | |
10350 6975 12510 6975 | 75 | 75 | 10350 6975 12510 6975 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | 76 | 76 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | |
0 0 1.00 60.00 60.00 | 77 | 77 | 0 0 1.00 60.00 60.00 | |
11925 6750 13005 6750 13005 6840 | 78 | 78 | 11925 6750 13005 6750 13005 6840 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 79 | 79 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 80 | 80 | 0 0 1.00 60.00 120.00 | |
10080 7470 10080 6975 | 81 | 81 | 10080 7470 10080 6975 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 82 | 82 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 83 | 83 | 0 0 1.00 60.00 120.00 | |
12960 7065 12960 7470 | 84 | 84 | 12960 7065 12960 7470 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 85 | 85 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 86 | 86 | 0 0 1.00 60.00 120.00 | |
13635 6930 13410 6930 | 87 | 87 | 13635 6930 13410 6930 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | 88 | 88 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | |
0 0 1.00 60.00 60.00 | 89 | 89 | 0 0 1.00 60.00 60.00 | |
13050 7560 14535 7560 14535 7425 | 90 | 90 | 13050 7560 14535 7560 14535 7425 | |
2 1 1 1 0 7 50 -1 -1 4.000 0 0 -1 1 0 2 | 91 | 91 | 2 1 1 1 0 7 50 -1 -1 4.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 92 | 92 | 0 0 1.00 60.00 120.00 | |
9540 5445 9810 5445 | 93 | 93 | 9540 5445 9810 5445 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 94 | 94 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 95 | 95 | 0 0 1.00 60.00 120.00 | |
10350 5310 11250 5310 | 96 | 96 | 10350 5310 11250 5310 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 97 | 97 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 98 | 98 | 0 0 1.00 60.00 120.00 | |
10350 5535 12510 5535 | 99 | 99 | 10350 5535 12510 5535 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | 100 | 100 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | |
0 0 1.00 60.00 60.00 | 101 | 101 | 0 0 1.00 60.00 60.00 | |
11925 5310 13005 5310 13005 5400 | 102 | 102 | 11925 5310 13005 5310 13005 5400 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 103 | 103 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 104 | 104 | 0 0 1.00 60.00 120.00 | |
10080 6030 10080 5535 | 105 | 105 | 10080 6030 10080 5535 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 106 | 106 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 107 | 107 | 0 0 1.00 60.00 120.00 | |
12960 5625 12960 6030 | 108 | 108 | 12960 5625 12960 6030 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 109 | 109 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 110 | 110 | 0 0 1.00 60.00 120.00 | |
13635 5490 13410 5490 | 111 | 111 | 13635 5490 13410 5490 | |
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 | 112 | 112 | 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 | |
9990 6030 13050 6030 13050 6255 9990 6255 9990 6030 | 113 | 113 | 9990 6030 13050 6030 13050 6255 9990 6255 9990 6030 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | 114 | 114 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 3 | |
0 0 1.00 60.00 60.00 | 115 | 115 | 0 0 1.00 60.00 60.00 | |
13050 6120 14535 6120 14535 5985 | 116 | 116 | 13050 6120 14535 6120 14535 5985 | |
2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 | 117 | 117 | 2 2 0 1 0 7 50 -1 -1 0.000 0 0 -1 0 0 5 | |
9990 7470 13050 7470 13050 7695 9990 7695 9990 7470 | 118 | 118 | 9990 7470 13050 7470 13050 7695 9990 7695 9990 7470 | |
2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | 119 | 119 | 2 1 0 1 0 7 50 -1 -1 0.000 0 0 -1 1 0 2 | |
0 0 1.00 60.00 120.00 | 120 | 120 | 0 0 1.00 60.00 120.00 | |
9135 7380 9135 6975 | 121 | 121 | 9135 7380 9135 6975 | |
4 0 0 50 -1 0 12 0.0000 4 180 1155 8730 6660 gateway (GW)\001 | 122 | 122 | 4 0 0 50 -1 0 12 0.0000 4 180 1155 8730 6660 gateway (GW)\001 | |
4 0 0 50 -1 0 12 0.0000 4 135 585 9810 6930 Si5351\001 | 123 | 123 | 4 0 0 50 -1 0 12 0.0000 4 135 585 9810 6930 Si5351\001 | |
4 0 0 50 -1 0 12 0.0000 4 135 810 10350 7155 28.8 MHz\001 | 124 | 124 | 4 0 0 50 -1 0 12 0.0000 4 135 810 10350 7155 28.8 MHz\001 | |
4 0 0 50 -1 0 12 0.0000 4 135 810 12555 7020 RTL-SDR\001 | 125 | 125 | 4 0 0 50 -1 0 12 0.0000 4 135 810 12555 7020 RTL-SDR\001 | |
4 0 0 50 -1 0 8 0.0000 4 120 105 13050 6840 Q\001 | 126 | 126 | 4 0 0 50 -1 0 8 0.0000 4 120 105 13050 6840 Q\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 195 12150 7110 CK\001 | 127 | 127 | 4 0 0 50 -1 0 8 0.0000 4 90 195 12150 7110 CK\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 210 9855 7290 I2C\001 | 128 | 128 | 4 0 0 50 -1 0 8 0.0000 4 90 210 9855 7290 I2C\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 270 13005 7290 USB\001 | 129 | 129 | 4 0 0 50 -1 0 8 0.0000 4 90 270 13005 7290 USB\001 | |
4 0 0 50 -1 0 12 0.0000 4 180 1185 10980 7650 Raspberry Pi 3\001 | 130 | 130 | 4 0 0 50 -1 0 12 0.0000 4 180 1185 10980 7650 Raspberry Pi 3\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 195 13410 7515 SPI\001 | 131 | 131 | 4 0 0 50 -1 0 8 0.0000 4 90 195 13410 7515 SPI\001 | |
4 0 0 50 -1 0 12 0.0000 4 180 1125 8730 5220 endpoint (EP)\001 | 132 | 132 | 4 0 0 50 -1 0 12 0.0000 4 180 1125 8730 5220 endpoint (EP)\001 | |
4 0 0 50 -1 0 12 0.0000 4 165 780 8730 5490 (25 MHz)\001 | 133 | 133 | 4 0 0 50 -1 0 12 0.0000 4 165 780 8730 5490 (25 MHz)\001 | |
4 0 0 50 -1 0 12 0.0000 4 135 585 9810 5490 Si5351\001 | 134 | 134 | 4 0 0 50 -1 0 12 0.0000 4 135 585 9810 5490 Si5351\001 | |
4 0 0 50 -1 0 12 0.0000 4 135 660 10350 5265 10 MHz\001 | 135 | 135 | 4 0 0 50 -1 0 12 0.0000 4 135 660 10350 5265 10 MHz\001 | |
4 0 0 50 -1 0 12 0.0000 4 135 810 10350 5715 28.8 MHz\001 | 136 | 136 | 4 0 0 50 -1 0 12 0.0000 4 135 810 10350 5715 28.8 MHz\001 | |
4 0 0 50 -1 0 12 0.0000 4 120 615 11295 5355 counter\001 | 137 | 137 | 4 0 0 50 -1 0 12 0.0000 4 120 615 11295 5355 counter\001 | |
4 0 0 50 -1 0 12 0.0000 4 135 465 11970 5265 1 PPS\001 | 138 | 138 | 4 0 0 50 -1 0 12 0.0000 4 135 465 11970 5265 1 PPS\001 | |
4 0 0 50 -1 0 12 0.0000 4 135 810 12555 5580 RTL-SDR\001 | 139 | 139 | 4 0 0 50 -1 0 12 0.0000 4 135 810 12555 5580 RTL-SDR\001 | |
4 0 0 50 -1 0 8 0.0000 4 120 105 13050 5400 Q\001 | 140 | 140 | 4 0 0 50 -1 0 8 0.0000 4 120 105 13050 5400 Q\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 195 12150 5670 CK\001 | 141 | 141 | 4 0 0 50 -1 0 8 0.0000 4 90 195 12150 5670 CK\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 210 9855 5850 I2C\001 | 142 | 142 | 4 0 0 50 -1 0 8 0.0000 4 90 210 9855 5850 I2C\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 270 13005 5850 USB\001 | 143 | 143 | 4 0 0 50 -1 0 8 0.0000 4 90 270 13005 5850 USB\001 | |
4 0 0 50 -1 0 12 0.0000 4 180 1185 10980 6210 Raspberry Pi 4\001 | 144 | 144 | 4 0 0 50 -1 0 12 0.0000 4 180 1185 10980 6210 Raspberry Pi 4\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 195 13410 6075 SPI\001 | 145 | 145 | 4 0 0 50 -1 0 8 0.0000 4 90 195 13410 6075 SPI\001 | |
4 0 4 50 -1 0 8 0.0000 4 90 1155 10125 5940 control Si5351 PLL\001 | 146 | 146 | 4 0 4 50 -1 0 8 0.0000 4 90 1155 10125 5940 control Si5351 PLL\001 | |
4 0 4 50 -1 0 12 0.0000 4 135 525 11340 6795 refPPS\001 | 147 | 147 | 4 0 4 50 -1 0 12 0.0000 4 135 525 11340 6795 refPPS\001 | |
4 0 4 50 -1 0 12 0.0000 4 135 420 8910 7605 ref10\001 | 148 | |||
4 0 0 50 -1 0 12 0.0000 4 135 660 8820 6930 25 MHz\001 | 149 | 148 | 4 0 0 50 -1 0 12 0.0000 4 135 660 8820 6930 25 MHz\001 | |
4 0 0 50 -1 0 8 0.0000 4 90 270 10395 6930 out0\001 | 150 | 149 | 4 0 0 50 -1 0 8 0.0000 4 90 270 10395 6930 out0\001 | |
150 | 4 0 4 50 -1 0 12 0.0000 4 135 870 8775 7605 ref10 MHz\001 |
architecture.pdf
No preview for this file type