From 6dfba800f965ef6546d303f7c3bea1a0b80f39bb Mon Sep 17 00:00:00 2001 From: jmfriedt Date: Sat, 19 May 2018 11:19:13 +0200 Subject: [PATCH] complement a la partie filtre et inclusion du rapport de fin de M2 dont on pourra s'inspirer pour expliquer la simu --- Makefile | 4 +- biblio.bib | 188 ++++++++++++++++++++++++ ifcs2018_proceeding.tex | 380 ++++++++++++++++++++++++++++++++++++++++++++++-- 3 files changed, 560 insertions(+), 12 deletions(-) create mode 100644 biblio.bib diff --git a/Makefile b/Makefile index d51390d..f9f3f76 100644 --- a/Makefile +++ b/Makefile @@ -12,7 +12,7 @@ view: $(TARGET) view_poster: $(TARGET)_poster evince $(TARGET)_poster.pdf -$(TARGET)_abstract: $(TARGET)_abstract.tex references.bib +$(TARGET)_abstract: $(TARGET)_abstract.tex references.bib biblio.bib $(TEX) $@.tex $(BIB) $@ $(TEX) $@.tex @@ -22,7 +22,7 @@ $(TARGET)_poster: $(TEX) $@.tex $(TEX) $@.tex -$(TARGET)_proceeding: $(TARGET)_proceeding.tex references.bib +$(TARGET)_proceeding: $(TARGET)_proceeding.tex references.bib biblio.bib $(TEX) $@.tex $(BIB) $@ $(TEX) $@.tex diff --git a/biblio.bib b/biblio.bib new file mode 100644 index 0000000..fb2a46a --- /dev/null +++ b/biblio.bib @@ -0,0 +1,188 @@ +@thesis{gwen-cogen, +author = {Gwenhaël Goavec-Merou}, +title = {Générateur de coprocesseur pour le traitement de données en flux (vidéo ou similaire) sur FPGA}, +institution = {FEMTO-ST}, +year = {2014} +} + +@article{hide, + title={HIDE: A hardware intelligent description environment}, + author={Benkrid, Khaled and Belkacemi, S and Benkrid, Abdsamad}, + journal={Microprocessors and Microsystems}, + volume={30}, + number={6}, + pages={283--300}, + year={2006}, + publisher={Elsevier} +} + +@inproceedings{skeleton, + title={High level programming for FPGA based image and video processing using hardware skeletons}, + author={Benkrid, Khaled and Crookes, Danny and Smith, J and Benkrid, Abdsamad}, + booktitle={Field-Programmable Custom Computing Machines, 2001. FCCM'01. The 9th Annual IEEE Symposium on}, + pages={219--226}, + year={2001}, + organization={IEEE} +} + +@article{benkrid2004application, + title={From application descriptions to hardware in seconds: a logic-based approach to bridging the gap}, + author={Benkrid, Khaled and Crookes, Danny}, + journal={Very Large Scale Integration (VLSI) Systems, IEEE Transactions on}, + volume={12}, + number={4}, + pages={420--436}, + year={2004}, + publisher={IEEE} +} + +@phdthesis{these-dsp-fpga, + title={Design methodologies and architectures for digital signal processing on FPGAs}, + author={Mirzaei, Shahnam}, + year={2010}, + school={UNIVERSITY OF CALIFORNIA SANTA BARBARA} +} + +@article{def1-ordo, + title={Algorithmique Parallèle-Cours Et Exercices Corrigés}, + author={Legrand, Arnaud and Robert, Yves}, + year={2003}, + publisher={Dunod} +} + +@article{these-mathias, + title={Optimisation du débit pour des applications linéaires multi-tâches sur plateformes distribuées incluant des temps de reconfiguration}, + author={Coqblin, Mathias}, + institution = {FEMTO-ST}, + year={2012} +} + +@thesis{these-alex, +author = {Alexandru Dobrila}, +title = {Optimisation du débit en environnement distribué incertain}, +institution = {FEMTO-ST}, +year = {2011} +} + +@book{def2-ordo, + title={Handbook of scheduling: algorithms, models, and performance analysis}, + author={Leung, Joseph YT}, + year={2004}, + publisher={CRC Press} +} + +@inproceedings{def-ordo-en-ligne, + title={On the Definition of "On-Line" in Job Scheduling Problems}, + author={Feitelson, Dror G and Mu'alem, Ahuva W}, + booktitle={SIGACT NEWS}, + year={2000}, + organization={Citeseer} +} + +@article{shmueli2005backfilling, + title={Backfilling with lookahead to optimize the packing of parallel jobs}, + author={Shmueli, Edi and Feitelson, Dror G}, + journal={Journal of Parallel and Distributed Computing}, + volume={65}, + number={9}, + pages={1090--1107}, + year={2005}, + publisher={Elsevier} +} + +@article{graham1979optimization, + title={Optimization and approximation in deterministic sequencing and scheduling: a survey}, + author={Graham, Ronald L and Lawler, Eugene L and Lenstra, Jan Karel and Kan, AHG Rinnooy}, + journal={Annals of discrete mathematics}, + volume={5}, + pages={287--326}, + year={1979}, + publisher={Elsevier} +} + +@article{salvador2012accelerating, + title={Accelerating FPGA-based evolution of wavelet transform filters by optimized task scheduling}, + author={Salvador, Ruben and Vidal, Alberto and Moreno, Felix and Riesgo, Teresa and Sekanina, Lukas}, + journal={Microprocessors and Microsystems}, + volume={36}, + number={5}, + pages={427--438}, + year={2012}, + publisher={Elsevier} +} + +@article{zhuo2007scalable, + title={Scalable and modular algorithms for floating-point matrix multiplication on reconfigurable computing systems}, + author={Zhuo, Ling and Prasanna, Viktor K}, + journal={Parallel and Distributed Systems, IEEE Transactions on}, + volume={18}, + number={4}, + pages={433--448}, + year={2007}, + publisher={IEEE} +} + +@article{olariu1993computing, + title={Computing the Hough transform on reconfigurable meshes}, + author={Olariu, Stephan and Schwing, James L and Zhang, Jingyuan}, + journal={Image and vision computing}, + volume={11}, + number={10}, + pages={623--628}, + year={1993}, + publisher={Elsevier} +} + +@article{pan1999improved, + title={An improved constant-time algorithm for computing the Radon and Hough transforms on a reconfigurable mesh}, + author={Pan, Yi and Li, Keqin and Hamdi, Mounir}, + journal={Systems, Man and Cybernetics, Part A: Systems and Humans, IEEE Transactions on}, + volume={29}, + number={4}, + pages={417--421}, + year={1999}, + publisher={IEEE} +} + +@article{kasbah2008multigrid, + title={Multigrid solvers in reconfigurable hardware}, + author={Kasbah, Safaa J and Damaj, Issam W and Haraty, Ramzi A}, + journal={Journal of Computational and Applied Mathematics}, + volume={213}, + number={1}, + pages={79--94}, + year={2008}, + publisher={Elsevier} +} + +@inproceedings{crookes1998environment, + title={An environment for generating FPGA architectures for image algebra-based algorithms}, + author={Crookes, Danny and Alotaibi, Khalid and Bouridane, Ahmed and Donachy, Paul and Benkrid, Abdsamad}, + booktitle={Image Processing, 1998. ICIP 98. Proceedings. 1998 International Conference on}, + pages={990--994}, + year={1998}, + organization={IEEE} +} + +@article{crookes2000design, + title={Design and implementation of a high level programming environment for FPGA-based image processing}, + author={Crookes, D and Benkrid, K and Bouridane, A and Alotaibi, K and Benkrid, A}, + journal={IEE Proceedings-Vision, Image and Signal Processing}, + volume={147}, + number={4}, + pages={377--384}, + year={2000}, + publisher={IET} +} + +@article{benkrid2002towards, + title={Towards a general framework for FPGA based image processing using hardware skeletons}, + author={Benkrid, Khaled and Crookes, Danny and Benkrid, Abdsamad}, + journal={Parallel Computing}, + volume={28}, + number={7}, + pages={1141--1154}, + year={2002}, + publisher={Elsevier} +} + diff --git a/ifcs2018_proceeding.tex b/ifcs2018_proceeding.tex index 2b87cfd..d74da7d 100644 --- a/ifcs2018_proceeding.tex +++ b/ifcs2018_proceeding.tex @@ -1,6 +1,9 @@ \documentclass[a4paper,conference]{IEEEtran/IEEEtran} \usepackage{graphicx,color,hyperref} \usepackage{amsfonts} +\usepackage{amsthm} +\usepackage{amssymb} +\usepackage{amsmath} \usepackage{url} \usepackage[normalem]{ulem} \graphicspath{{/home/jmfriedt/gpr/170324_avalanche/}{/home/jmfriedt/gpr/1705_homemade/}} @@ -23,6 +26,7 @@ Email: \{pyb2,jmfriedt\}@femto-st.fr} \maketitle \thispagestyle{plain} \pagestyle{plain} +\newtheorem{definition}{Definition} \begin{abstract} Software Defined Radio (SDR) provides stability, flexibility and reconfigurability to @@ -88,16 +92,29 @@ the coefficients and the sample size. The coefficients are classically expressed as floating point values. However, this binary number representation is not efficient for fast arithmetic computation by an FPGA. Instead, we select to quantify these floating point values into integer values. This quantization -will result in some precision loss. As illustrated in Fig. \ref{float_vs_int}, we see that we aren't -need too coefficients or too sample size. If we have lot of coefficients but a small sample size, -the first and last are equal to zero. But if we have too sample size for few coefficients that not improve the quality. +will result in some precision loss. + +%As illustrated in Fig. \ref{float_vs_int}, we see that we aren't +%need too coefficients or too sample size. If we have lot of coefficients but a small sample size, +%the first and last are equal to zero. But if we have too sample size for few coefficients that not improve the quality. % JMF je ne comprends pas la derniere phrase ci-dessus ni la figure ci dessous -\begin{figure}[h!tb] -\includegraphics[width=\linewidth]{images/float-vs-integer.pdf} -\caption{Impact of the quantization resolution of the coefficients} +%\begin{figure}[h!tb] +%\includegraphics[width=\linewidth]{images/float-vs-integer.pdf} +%\caption{Impact of the quantization resolution of the coefficients} %\label{float_vs_int} -\end{figure} +%\end{figure} + +The tradeoff between quantization resolution and number of coefficients when considering +integer operations is not trivial. As an illustration of the issue related to the +relation between number of fiter taps and quantization, Fig. \ref{float_vs_int} exhibits +a 128-coefficient FIR bandpass filter designed using floating point numbers (blue). Upon +quantization on 6~bit integers, 60 of the 128~coefficients in the beginning and end of the +taps become null, making the large number of coefficients irrelevant and allowing to save +processing resource by shrinking the filter length. This tradeoff aimed at minimizing resources +to reach a given rejection level, or maximizing out of band rejection for a given computational +resource, will drive the investigation on cascading filters designed with varying tap resolution +and tap length, as will be shown in the next section. \begin{figure}[h!tb] \includegraphics[width=\linewidth]{images/demo_filtre} @@ -107,7 +124,6 @@ filter coefficients to 0.} \label{float_vs_int} \end{figure} - \section{Filter optimization} A basic approach for implementing the FIR filter is to compute the transfer function of @@ -130,7 +146,6 @@ the optimization of the complete processing chain within a constrained resource trivial. The resource occupation of a FIR filter is considered as $c_i+d_i+\log_2(N_i)$ which is the number of bits needed in a worst case condition to represent the output of the FIR. - \begin{figure}[h!tb] \includegraphics[width=\linewidth]{images/noise-rejection.pdf} \caption{Rejection as a function of number of coefficients and number of bits} @@ -226,6 +241,351 @@ progress at the Time and Frequency Departments of the FEMTO-ST Institute The authors would like to thank E. Rubiola, F. Vernotte, G. Cabodevila for support and fruitful discussions. + + + \subsubsection{Contraintes} + \label{def-contraintes} + Maintenant que nous avons d\'efini ce qu'\'etait une chaine de traitement, nous allons voir + quelles sont les contraintes li\'ees à celles-ci. + + Le temps d'ex\'ecution des t\^aches se compte en front montant d'horloge souvent appel\'e + coup d'horloge. On a donc une unit\'e de temps discr\'etis\'ee car un coup d'horloge est indivisible. + les dates sont donc cadenc\'ees par l'horloge du FPGA. + + Chaque t\^ache doit pouvoir traiter chaque donn\'ee qui arrive, ce qui impose une contrainte + forte de d\'ebit d'entr\'ee. En effet, dans le cadre du traitement du signal, il est primordial + d'avoir toutes les donn\'ees de manière cons\'ecutive. Si la moindre donn\'ee est perdue, le r\'esultat + obtenu n'est plus valide. Cette contrainte se traduit la plupart du temps par de m\'ecanisme de + FIFO qui bufferise les donn\'ees entrantes (dans le cas où la t\^ache n\'ecessite en tableau de donn\'ees, + par exemple). Ou cela peut aussi se mettre en place par un m\'ecanisme de pipeline ou de parall\'elisme + à l'int\'erieur du bloc. Mais cela relève de l'impl\'ementation bas niveau du bloc. + + Le temps d'ex\'ecution d'une t\^ache correspond à la latence d'un bloc. Il s'agit donc du + temps que passe une donn\'ee brute dans le bloc avant de ressortir trait\'ee. Dans notre contexte + la latence n'est pas importante. En effet, puisqu'on a un flux de donn\'ees continu, après un court laps + de temps toutes les t\^aches ont d\'epass\'e leur temps de latence et elles produisent les donn\'ees + r\'egulièrement. + + Il y a tout de même une exception à cela, c'est lors d'un traitement parallèle. Dans l'exemple de la + figure \ref{exemple-chaine-traitement}, on voit un bloc qui divise le flux en deux branches. Dans le + cas où on resynchronise le flux, il est imp\'eratif que la somme des latences des deux branches soit la + même. Cela peut donc imposer la pr\'esence de blocs qui ajoutent de la latence sans faire de traitements utiles. + + En revanche, une t\^ache se caract\'erise par un d\'ebit de sortie et celui-ci doit rester fixe. + Cela s'explique par la contrainte du d\'ebit d'entr\'ee du bloc de traitement suivant. Si un bloc a un d\'ebit de sortie + fluctuant, il est \'evident que la contrainte d'entr\'ee ne sera pas possible à formaliser. + + Une autre contrainte li\'ee de manière plus globale est la consommation de ressources. Comme nous l'avons + dit dans la section \ref{def-fpga}, le FPGA dispose d'un nombre de portes logiques limit\'e. + Il faut donc que la chaine de traitement ne d\'epasse pas le nombre de ressources dont dispose la puce + FPGA. + + La consommation de ressources est influenc\'ee par les blocs de traitement. En effet, pour pouvoir + tenir les d\'ebits d'entr\'ee \'elev\'ees, cela consomme \'enorm\'ement de ressources. Plus le d\'ebit est rapide, plus + la consommation de ressources sera grande. + + \subsection{Travaux traitant du sujet} + Nous avons commenc\'e notre recherche en lisant des articles traitant de l'optimisation dans un FPGA. + Dans sa thèse, S. Mirzaei \cite{these-dsp-fpga} donne surtout des bonnes pratiques pour d\'evelopper + des composants FPGA bas niveau. Ce n'est pas exactement ce que nous cherchions. + + Dans les r\'ef\'erences \cite{zhuo2007scalable, olariu1993computing, pan1999improved}, les auteurs + proposent tous des optimisations hardware uniquement. Cependant ces articles sont focalis\'es sur des optimisations mat\'erielles + or notre objectif est de trouver une formalisation math\'ematique d'un FPGA. + + Une autre approche est propos\'ee par S. Kasbah et al. dans leur article \cite{kasbah2008multigrid}. + En effet, ils utilisent une approche HLS de leur problème. Ils ont utilis\'e un synth\'etiseur optimis\'e et + un langage d\'eriv\'e du C++ pour d\'ecrire leur algorithme. Bien qu'ils obtiennent de bons r\'esultats, + leur m\'ethode n'est pas exploitable dans notre cas, car ils n'ont pas les mêmes contraintes de d\'ebit et + de temps r\'eel que nous. + + Une dernière approche que nous avons \'etudi\'ee est l'utilisation de \emph{skeletons}. D. Crookes et A. Benkrid + ont beaucoup parl\'e de cette m\'ethode dans leur articles \cite{crookes1998environment, crookes2000design, benkrid2002towards}. + L'id\'ee essentielle est qu'ils r\'ealisent des composants très optimis\'es et param\'etrables. Ainsi lorsqu'ils + veulent faire un d\'eveloppement, ils utilisent les blocs d\'ejà faits. + + Ces blocs repr\'esentent une \'etape de calcul (une d\'ecimation, un filtrage, une modulation, une + d\'emodulation etc...). En prenant le cas du FIR, on rend param\'etrables les valeurs des coefficients + utilis\'es pour le produit de convolutions ainsi que leur nombre. Le facteur de d\'ecimation est + lui aussi param\'etrable. + + On gagne ainsi beaucoup de temps de d\'eveloppement car on r\'eutilise des composants d\'ejà \'eprouv\'es et optimis\'es. + De plus, au fil des projets, on constitue une bibliothèque de composants nous + permettant de faire une chaine complète très simplement. + + K. Benkrid, S. Belkacemi et A. Benkrid dans leur article\cite{hide} caract\'erisent + ces blocs en Prolog pour faire un langage descriptif permettant d'assembler les blocs de manière + optimale. En partant de cette description, ils arrivent à g\'en\'erer directement le code VHDL. + + G. Goavec-Merou, dans sa thèse\cite{gwen-cogen}, pr\'esente un outil, CoGen, bas\'e sur l'approche en skeletons. Son id\'ee + est de caract\'eriser des blocs \'ecrits en VHDL, en donnant diff\'erents caract\'eristiques : + \begin{itemize} + \item la latence du bloc repr\'esente, en coups d'horloge, le temps entre l'entr\'ee de la donn\'ee + et le temps où la même donn\'ee ressort du bloc. + \item l'acceptance repr\'esente le nombre de donn\'ees par coup d'horloge que le bloc est capable + de traiter. + \item la sortance repr\'esente le nombre de donn\'ees qui sortent par coup d'horloge. + \end{itemize} + + Gr\^ace à cela, le logiciel est capable de donner une impl\'ementation optimale d'un problème qu'on lui + soumet. Le problème ne se d\'efinit pas uniquement par un r\'esultat attendu mais aussi par des + contraintes de d\'ebit et/ou de pr\'ecision. + + Dans une second temps, nous nous sommes aussi int\'eress\'es à des articles d'ordonnancement. + Nous avons notamment lu des documents parlant des cas des micro-usines. + + Les micro-usines ressemblent un peu à des FPGA dans le sens où on connait à l'avance les + t\^aches à effectuer et leurs caract\'eristiques. Nous allons donc nous inspirer + de leur modèle pour essayer de construire le notre. + + Dans sa thèse A. Dobrila \cite{these-alex} traite d'un problème de tol\'erance aux pannes + dans le contextes des mirco-usines. Mais les FPGA ne sont pas concern\'es dans la mesure + où si le composant tombe en panne, tout le traitement est paralys\'e. Cette thèse nous a n\'eanmoins + permis d'avoir un exemple de formalisation de problème. + + Pour finir nous avons lu la thèse de M. Coqblin \cite{these-mathias} qui elle aussi traite du sujet + des micro-usines. Le travail de M. Coqblin porte surtout sur une chaine de traitement + reconfigurable, il tient compte dans ses travaux du surcoût engendr\'e par la reconfiguration d'une machine. + Cela n'est pas tout à fait exploitable dans notre contexte puisqu'une + puce FPGA d\'es qu'elle est programm\'ee n'a pas la possibilit\'e de reconfigurer une partie de sa chaine de + traitement. Là encore, nous avions un exemple de formalisation d'un problème. + + Pour conclure, nous avons vu deux approches li\'ees à deux domaines diff\'erents. La première est le + point de vue \'electronique qui se focalise principalement sur des optimisations mat\'erielles ou algorithmiques. + La seconde est le point de vue informatique : les modèles sont très g\'en\'eriques et ne sont pas + adapt\'es au cas des FPGA. La suite de ce rapport se concentrera donc sur la recherche d'un compromis + entre ces deux points de vue. + + \section{Contexte d'ordonnancement} + Dans cette partie, nous donnerons des d\'efinitions de termes rattach\'es au domaine de l'ordonnancement + et nous verrons que le sujet trait\'e se rapproche beaucoup d'un problème d'ordonnancement. De ce fait + nous pourrons aller plus loin que les travaux vus pr\'ec\'edemment et nous tenterons des approches d'ordonnancement + et d'optimisation. + + \subsection{D\'efinition du vocabulaire} + Avant tout, il faut d\'efinir ce qu'est un problème d'optimisation. Il y a deux d\'efinitions + importantes à donner. La première est propos\'ee par Legrand et Robert dans leur livre \cite{def1-ordo} : + \begin{definition} + \label{def-ordo1} + Un ordonnancement d'un système de t\^aches $G\ =\ (V,\ E,\ w)$ est une fonction $\sigma$ : + $V \rightarrow \mathbb{N}$ telle que $\sigma(u) + w(u) \leq \sigma(v)$ pour toute arête $(u,\ v) \in E$. + \end{definition} + + Dit plus simplement, l'ensemble $V$ repr\'esente les t\^aches à ex\'ecuter, l'ensemble $E$ repr\'esente les d\'ependances + des t\^aches et $w$ les temps d'ex\'ecution de la t\^ache. La fonction $\sigma$ donne donc l'heure de d\'ebut de + chacune des t\^aches. La d\'efinition dit que si une t\^ache $v$ d\'epend d'une t\^ache $u$ alors + la date de d\'ebut de $v$ sera plus grande ou \'egale au d\'ebut de l'ex\'ecution de la t\^ache $u$ plus son + temps d'ex\'ecution. + + Une autre d\'efinition importante qui est propos\'ee par Leung et al. \cite{def2-ordo} est : + \begin{definition} + \label{def-ordo2} + L'ordonnancement traite de l'allocation de ressources rares à des activit\'es avec + l'objectif d'optimiser un ou plusieurs critères de performance. + \end{definition} + + Cette d\'efinition est plus g\'en\'erique mais elle nous int\'eresse d'avantage que la d\'efinition \ref{def-ordo1}. + En effet, la partie qui nous int\'eresse dans cette première d\'efinition est le respect de la pr\'ec\'edance des t\^aches. + Dans les faits les dates de d\'ebut ne nous int\'eressent pas r\'eellement. + + En revanche la d\'efinition \ref{def-ordo2} sera au c\oe{}ur du projet. Pour se convaincre de cela, + il nous faut d'abord d\'efinir quel est le type de problème d'ordonnancement qu'on traite et quelles + sont les m\'ethodes qu'on peut appliquer. + + Les problèmes d'ordonnancement peuvent être class\'es en diff\'erentes cat\'egories : + \begin{itemize} + \item T\^aches ind\'ependantes : dans cette cat\'egorie de problèmes, les t\^aches sont complètement ind\'ependantes + les unes des autres. Dans notre cas, ce n'est pas le plus adapt\'e. + \item Graphe de t\^aches : la d\'efinition \ref{def-ordo1} d\'ecrit cette cat\'egorie. La plupart du temps, + les t\^aches sont repr\'esent\'ees par une DAG. Cette cat\'egorie est très proche de notre cas puisque nous devons \'egalement ex\'ecuter + des t\^aches qui ont un certain nombre de d\'ependances. On pourra même dire que dans certain cas, + on a des anti-arbres, c'est à dire que nous avons une multitude de t\^aches d'entr\'ees qui convergent vers une + t\^ache de fin. + \item Workflow : cette cat\'egorie est une sous cat\'egorie des graphes de t\^aches dans le sens où + il s'agit d'un graphe de t\^aches r\'ep\'et\'e de nombreuses de fois. C'est exactement ce type de problème + que nous traitons ici. + \end{itemize} + + Bien entendu, cette liste n'est pas exhaustive et il existe de nombreuses autres classifications et sous-classifications + de ces problèmes. Nous n'avons parl\'e ici que des cat\'egories les plus communes. + + Un autre point à d\'efinir, est le critère d'optimisation. Il y a là encore un grand nombre de + critères possibles. Nous allons donc parler des principaux : + \begin{itemize} + \item Temps de compl\'etion total (ou Makespan en anglais) : ce critère est l'un des critères d'optimisation + les plus courant. Il s'agit donc de minimiser la date de fin de la dernière t\^ache de l'ensemble des + t\^aches à ex\'ecuter. L'enjeu de cette optimisation est donc de trouver l'ordonnancement optimal permettant + la fin d'ex\'ecution au plus tôt. + \item Somme des temps d'ex\'ecution (Flowtime en anglais) : il s'agit de faire la somme des temps d'ex\'ecution de toutes les t\^aches + et d'optimiser ce r\'esultat. + \item Le d\'ebit : ce critère quant à lui, vise à augmenter au maximum le d\'ebit de traitement des donn\'ees. + \end{itemize} + + En plus de cela, on peut avoir besoin de plusieurs critères d'optimisation. Il s'agit dans ce cas d'une optimisation + multi-critères. Bien entendu, cela complexifie d'autant plus le problème car la solution la plus optimale pour un + des critères peut être très mauvaise pour un autre critère. De ce cas, il s'agira de trouver une solution qui permet + de faire le meilleur compromis entre tous les critères. + + + \subsection{Formalisation du problème} + \label{formalisation} + Maintenant que nous avons donn\'e le vocabulaire li\'e à l'ordonnancement, nous allons pouvoir essayer caract\'eriser + formellement notre problème. En effet, nous allons reprendre les contraintes \'enonc\'ees dans la sections \ref{def-contraintes} + et nous essayerons de les formaliser le plus finement possible. + + Comme nous l'avons dit, une t\^ache est un bloc de traitement. Chaque t\^ache $i$ dispose d'un ensemble de paramètres + que nous nommerons $\mathcal{P}_{i}$. Cet ensemble $\mathcal{P}_i$ est propre à chaque t\^ache et il variera d'une + t\^ache à l'autre. Nous reviendrons plus tard sur les paramètres qui peuvent composer cet ensemble. + + Outre cet ensemble $\mathcal{P}_i$, chaque t\^ache dispose de paramètres communs : + \begin{itemize} + \item Dur\'ee de la t\^ache : Comme nous l'avons dit auparavant, dans le cadre d'un FPGA le temps est compt\'e en nombre de coup d'horloge. + En outre, les blocs sont toujours sollicit\'es, certains même sont capables de lire et de renvoyer une r\'esultat à chaque coups d'horloge. + Donc la dur\'ee d'une t\^ache ne peut être le laps de temps entre l'entr\'ee d'une donn\'ee et la sortie d'une autre. Nous d\'efinirons la + dur\'ee comme le temps de traitement d'une donn\'ee, c'est à dire la diff\'erence de temps entre la date de sortie d'une donn\'ee + et de sa date d'entr\'ee. Nous nommerons cette dur\'ee $\delta_i$. % Je devrais la nomm\'ee w comme dans la def2 + \item La pr\'ecision : La pr\'ecision d'une donn\'ee est le nombre de bits significatifs qu'elle compte. En effet, au fil des traitements + les pr\'ecisions peuvent varier. On nomme donc la pr\'ecision d'entr\'ee d'une t\^ache $i$ comme $\pi_i^-$ et la pr\'ecision en sortie $\pi_i^+$. + \item La fr\'equence du flux en entr\'ee (ou sortie) : Cette fr\'equence repr\'esente la fr\'equence des donn\'ees qui arrivent (resp. sortent). + Selon les t\^aches, les fr\'equences varieront. En effet, certains blocs ralentissent le flux c'est pourquoi on distingue la fr\'equence du + flux en entr\'ee et la fr\'equence en sortie. Nous nommerons donc la fr\'equence du flux en entr\'ee $f_i^-$ et la fr\'equence en sortie $f_i^+$. + \item La quantit\'e de donn\'ees en entr\'ee (ou en sortie) : Il s'agit de la quantit\'e de donn\'ees que le bloc s'attend à traiter (resp. + est capable de produire). Les t\^aches peuvent avoir à traiter des gros volumes de donn\'ees et n'en ressortir qu'une partie. Cette + fois encore, il nous faut donc diff\'erencier l'entr\'ee et la sortie. Nous nommerons donc la quantit\'e de donn\'ees entrantes $q_i^-$ + et la quantit\'e de donn\'ees sortantes $q_i^+$ pour une t\^ache $i$. + \item Le d\'ebit d'entr\'ee (ou de sortie) : Ce paramètre correspond au d\'ebit de donn\'ees que la t\^ache est capable de traiter ou qu'elle + fournit en sortie. Il s'agit simplement de l'expression des deux pr\'ec\'edents paramètres. Nous d\'efinirons donc la d\'ebit entrant de la + t\^ache $i$ comme $d_i^-\ =\ q_i^-\ *\ f_i^-$ et le d\'ebit sortant comme $d_i^+\ =\ q_i^+\ *\ f_i^+$. + \item La taille de la t\^ache : La taille dans les FPGA \'etant limit\'ee, ce paramètre exprime donc la place qu'occupe la t\^ache au sein du bloc. + Nous nommerons $\mathcal{A}_i$ cette taille. + \item Les pr\'ed\'ecesseurs et successeurs d'une t\^ache : cela nous permet de connaître les t\^aches requises pour pouvoir traiter + la t\^ache $i$ ainsi que les t\^aches qui en d\'ependent. Ces ensemble sont not\'es $\Gamma _i ^-$ et $ \Gamma _i ^+$ \\ + %TODO Est-ce vraiment un paramètre ? + \end{itemize} + + Ces diff\'erents paramètres communs sont fortement li\'es aux \'el\'ements de $\mathcal{P}_i$. Voici quelques exemples de relations + que nous avons identifi\'ees : + \begin{itemize} + \item $ \delta _i ^+ \ = \ \mathcal{F}_{\delta}(\pi_i^-,\ \pi_i^+,\ d_i^-,\ d_i^+,\ \mathcal{P}_i) $ donne le temps d'ex\'ecution + de la t\^ache en fonction de la pr\'ecision voulue, du d\'ebit et des paramètres internes. + \item $ \pi _i ^+ \ = \ \mathcal{F}_{p}(\pi_i^-,\ \mathcal{P}_i) $, la fonction $F_p$ donne la pr\'ecision en sortie selon la pr\'ecision de d\'epart + et les paramètres internes de la t\^ache. + \item $d_i^+\ =\ \mathcal{F}_d(d_i^-, \mathcal{P}_i)$, la fonction $F_d$ donne le d\'ebit sortant de la t\^ache en fonction du d\'ebit + sortant et des variables internes de la t\^ache. + \item $A_i^+\ =\ \mathcal{F}_A(\pi_i^-,\ \pi_i^+,\ d_i^-,\ d_i^+, \mathcal{P}_i)$ + \end{itemize} + Pour le moment, nous ne sommes pas capables de donner une d\'efinition g\'en\'erale de ces fonctions. Mais en revanche, + sur quelques exemples simples (cf. \ref{def-contraintes}), nous parvenons à donner une \'evaluation de ces fonctions. + + Maintenant que nous avons donn\'e toutes les notations utiles, nous allons \'enoncer des contraintes relatives à notre problème. Soit + un DGA $G(V,\ E)$, on a pour toutes arêtes $(i, j)\ \in\ E$ les in\'equations suivantes : + + \paragraph{Contrainte de pr\'ecision :} + Cette in\'equation traduit la contrainte de pr\'ecision d'une t\^ache à l'autre : + \begin{align*} + \pi _i ^+ \geq \pi _j ^- + \end{align*} + + \paragraph{Contrainte de d\'ebit :} + Cette in\'equation traduit la contrainte de d\'ebit d'une t\^ache à l'autre : + \begin{align*} + d _i ^+ = q _j ^- * (f_i + (1 / s_j) ) & \text{ où } s_j \text{ est une valeur positive de temporisation de la t\^ache} + \end{align*} + + \paragraph{Contrainte de synchronisation :} + Il s'agit de la contrainte qui impose que si à un moment du traitement, le DAG se s\'epare en plusieurs branches parallèles + et qu'elles se rejoignent plus tard, la somme des latences sur chacune des branches soit la même. + Plus formellement, s'il existe plusieurs chemins disjoints, partant de la t\^ache $s$ et allant à la t\^ache de $f$ alors : + \begin{align*} + \forall \text{ chemin } \mathcal{C}1(s, .., f), + \forall \text{ chemin } \mathcal{C}2(s, .., f) + \text{ tel que } \mathcal{C}1 \neq \mathcal{C}2 + \Rightarrow + \sum _{i} ^{i \in \mathcal{C}1} \delta_i = \sum _{i} ^{i \in \mathcal{C}2} \delta_i + \end{align*} + + \paragraph{Contrainte de place :} + Cette in\'equation traduit la contrainte de place dans le FPGA. La taille max de la puce FPGA est nomm\'e $\mathcal{A}_{FPGA}$ : + \begin{align*} + \sum ^{\text{t\^ache } i} \mathcal{A}_i \leq \mathcal{A}_{FPGA} + \end{align*} + + \subsection{Exemples de mod\'elisation} + \label{exemples-modeles} + Nous allons maintenant prendre quelques blocs de traitement simples afin d'illustrer au mieux notre modèle. + Pour tous nos exemple, nous prendrons un d\'ebit en entr\'ee de 200 Mo/s avec une pr\'ecision de 16 bit. + + Prenons tout d'abord l'exemple d'un bloc de d\'ecimation. Le but de ce bloc est de ralentir le flux en ne gardant + que certaines donn\'ees à intervalle r\'egulier. Cet intervalle est appel\'e le facteur de d\'ecimation, on le notera $N$. + + Donc d'après notre mod\'elisation : + \begin{itemize} + \item $N \in \mathcal{P}_i$ + %TODO N ou 1 ? + \item $\delta _i = N\ c.h.$ (coup d'horloge) + \item $\pi _i ^+ = \pi _i ^- = 16 bits$ + \item $f _i ^+ = f _i ^-$ + \item $q _i ^+ = q _i ^- / N$ + \item $d _i ^+ = q _i ^- / N / f _i ^-$ + \item $\Gamma _i ^+ = \Gamma _i ^- = 1$\\ + %TODO Je ne sais pas trouver la taille... + \end{itemize} + + Un autre exemple int\'eressant que l'on peut donner, c'est le cas des spliters. Il s'agit la aussi d'un bloc très + simple qui permet de dupliquer un flux. On peut donc donner un nombre de sorties à cr\'eer, on note ce paramètre + %TODO pas très inspir\'e... + $X$. Voici ce que donne notre mod\'elisation : + \begin{itemize} + \item $X \in \mathcal{P}_i$ + \item $\delta _i = 1\ c.h.$ + \item $\pi _i ^+ = \pi _i ^- = 16 bits$ + \item $f _i ^+ = f _i ^-$ + \item $q _i ^+ = q _i ^-$ + \item $d _i ^+ = d _i ^-$ + \item $\Gamma _i ^- = 1$ + \item $\Gamma _i ^+ = X$\\ + \end{itemize} + + L'exemple suivant traite du cas du shifter. Il s'agit d'un bloc qui a pour but de diminuer le nombre de bits des + donn\'ees afin d'acc\'el\'erer les traitement sur les blocs suivants. On peut donc donner le nombre de bits à shifter, + on note ce paramètre $S$. Voici ce que donne notre mod\'elisation : + \begin{itemize} + \item $S \in \mathcal{P}_i$ + \item $\delta _i = 1\ c.h.$ + \item $\pi _i ^+ = \pi _i ^- - S$ + \item $f _i ^+ = f _i ^-$ + \item $q _i ^+ = q _i ^-$ + \item $d _i ^+ = d _i ^-$ + \item $\Gamma _i ^+ = \Gamma _i ^- = 1$\\ + \end{itemize} + + Nous allons traiter un dernier exemple un peu plus complexe, le cas d'un filtre d\'ecimateur (ou FIR). Ce bloc + est compos\'e de beaucoup de paramètres internes. On peut d\'efinir un nombre d'\'etages $E$, qui repr\'esente le nombre + d'it\'erations à faire avant d'arrêter le traitement. Afin d'effectuer son filtrage, on doit donner au bloc un ensemble + de coefficients $C$ et par cons\'equent ces coefficients ont leur propre pr\'ecision $\pi _C$. Pour finir, le dernier + paramètre à donner est le facteur de d\'ecimation $N$. Si on applique notre mod\'elisation, on peut obtenir cela : + \begin{itemize} + \item $E \in \mathcal{P}_i$ + \item $C \in \mathcal{P}_i$ + \item $\pi _C \in \mathcal{P}_i$ + \item $N \in \mathcal{P}_i$ + \item $\delta _i = E * |C| * q_i^-\ c.h.$ %Trop simpliste + \item $\pi _i ^+ = \pi _i ^- * \pi _C$ + \item $f _i ^+ = f _i ^-$ + \item $q _i ^+ = q _i ^- / N$ + \item $d _i ^+ = q _i ^- / N / f _i ^-$ + \item $\Gamma _i ^+ = \Gamma _i ^- = 1$\\ + \end{itemize} + + Ces exemples ne sont que des modèles provisoires; pour s'assurer de leur performance, il faudra les + confronter à des simulations. + + +Bien que les articles sur les skeletons, \cite{gwen-cogen}, \cite{skeleton} et \cite{hide}, nous aient donn\'e des indices sur une possible + mod\'elisation, ils \'etaient encore trop focalis\'es sur l'optimisation spatiale des blocs. Nous nous sommes donc inspir\'es de ces travaux + pour proposer notre modèle, en faisant abstraction des optimisations bas niveau. + \bibliographystyle{IEEEtran} -\bibliography{references} +\bibliography{references,biblio} \end{document} + -- 2.16.4